本征半导体（如硅、锗及砷化镓等）的导电能力很弱，热稳定性差，不能直接用于半导体器件的制造。掺杂（Doping），是主动将一定量的硼、磷或其它元素的离子注入到半导体材料中，为纯的本征半导体引入杂质，使其电气属性改变的过程（见图18），这也是半导体集成电路制造工艺的关键步骤之一。

▲ 图18  离子注入掺杂工艺示意图

通常掺杂浓度越高，半导体的导电性会越好，这是因为进入导带的电子数量随着掺杂浓度的提高而增加。掺杂浓度非常高的半导体因导电性能接近金属而被广泛应用在集成电路制程中来取代部分金属。但即使掺杂浓度已经高到让半导体退化为导体，掺杂物的浓度和原本的半导体原子浓度比起来还是差距非常大。以硅本征半导体而言，原子浓度大约是 5×1022 /cm3，而一般集成电路制程里的掺杂浓度约在 1013/cm3 至1018/cm3 之间。重掺杂的半导体中，掺杂物和半导体原子的浓度比约是千分之一，而轻掺杂则可能只有十亿分之一的比例。掺杂浓度在 1018/cm3 以上的半导体在室温下通常就会被视为是一个简并半导体。

6.1 离子注入与热扩散的对比掺杂过程引入的杂质与要制造的半导体种类有关。目前，半导体掺杂工艺主要有以下两种：

（1）热扩散。热扩散是将掺杂气体导入放有硅片的高温炉中，使杂质离子逐步扩散到硅片内部的过程。然而，施主或受主杂质原子的半径一般都比较大，它们直接进入半导体晶格的间隙中非常困难。而且只有当晶体中出现晶格空位后，杂质原子才有可能进去并占据这些空位。因此，为了让晶体内部产生出大量的晶格空位，必须对晶体进行加热，让晶体原子的热运动加剧，以使得部分原子获得足够高的能量而离开晶格位置，留下空位（与此同时也产生出等量的间隙原子，空位和间隙原子统称为热缺陷）。一般来说，原子的热扩散系数随着温度的升高呈指数增大。对于 Si 晶体，其内部形成大量空位所需要的温度在1000 ℃左右。目前，由于热扩散存在精度较难控制、高热热缺陷等缺点，该工艺已经较少采用。

（2）离子注入。将要掺杂的杂质原子电离成离子，然后用强电场加速来获得很高的动能，再直接轰击晶体并“挤”进去的过程，就是“离子注入”。采用离子注入掺杂时，必然会产生出许多晶格缺陷，同时也会有一些原子处在间隙中。为消除这些缺陷并使杂质“激活”，半导体在离子注入后必须进行退火处理。

相比热扩散工艺，离子注入可以对晶圆内掺杂的位置和数量进行精确控制，重复性和可靠性高（见表2）。其掺杂的深度可通过改变离子的能量来控制，而掺杂的浓度也可通过改变积分离子流强度来调节，具有掺杂均匀性好、纯度高、可低温掺杂、不受注射材料影响等优点，已经成为半导体大规模集成电路生产中的重要环节和大直径硅片制造的标准工艺。

▲ 表2 热扩散掺杂与离子注入掺杂工艺对比

此外，掺杂涉及两种加工方式：

（1）掩模方式。即使用掩蔽膜，通过对整个硅片进行均匀的地毯式注入来实现对选择性区域的掺杂。它对于热扩散和离子注入都适用。但对于热扩散工艺，其掩蔽膜只能是 SiO2 膜，而对于离子注入，其掩蔽膜可以是 SiO2 膜，也可以是光刻胶等其它薄膜。在采用掩模方式进行离子注入时，需要采用大面积平行离子束源，故一般采用等离子体型离子源，其典型的有效源尺寸为100 μm，亮度为10 ~ 100 A/cm2.sr。掩模方式用于掺杂的优点是生产效率高，设备相对简单，控制容易，应用比较早，工艺比较成熟。缺点是需要制作掩蔽膜。

（2）聚焦方式。适用于离子注入掺杂。聚焦方式的关键技术是：1）高亮度、小束斑、长寿命、高稳定的离子源；2）将离子束聚焦成亚微米数量级细束并使之偏转扫描的离子光学系统。因此，聚焦方式直到 LMIS 离子源出现后才得以顺利发展，其有效源尺寸为5 ~ 500 nm，亮度为 106 ~ 107 A/（cm2·sr）。聚焦方式不需掩模，图形形成灵活，但生产效率低，设备和控制复杂。

6.2 掺杂半导体与离子注入设备

根据掺入杂质性质的不同，杂质半导体可分为两种，即 N 型和 P 型。

（1）N 型半导体。在本征半导体硅（或锗）中掺入微量的5价元素，如磷，则磷原子就取代了硅晶体中少量的硅原子，占据晶格上的某些位置。磷原子最外层有5个价电子，其中4个价电子分别与邻近4个硅原子形成共价键结构，多余的1个价电子在共价键之外，只受到磷原子对它微弱的束缚。在室温下，该电子即可获得挣脱束缚所需要的能量而成为自由电子，游离于晶格之间。失去电子的磷原子则成为不能移动的正离子。磷原子由于可以释放1个电子而被称为施主原子，又称施主杂质。在本征半导体中每掺入1个磷原子就可产生1个自由电子，而本征激发产生的空穴的数目不变。这样，在掺入磷的半导体中，自由电子的数目就远远超过了空穴数目，成为多数载流子（简称多子），空穴则为少数载流子（简称少子）。由于参与导电的主要是电子，故这种半导体称为电子型半导体，简称 N 型半导体。

（2）P 型半导体。在本征半导体硅（或锗）中掺入微量的3价元素，如硼，这时硼原子就取代了晶体中的少量硅原子，占据晶格上的某些位置。此时，硼原子的3个价电子分别与其邻近的3个硅原子中的3个价电子组成完整的共价键，而与其相邻的另1个硅原子的共价键中则缺少1个电子，出现了1个空穴。这个空穴被附近硅原子中的价电子来填充后，使3价的硼原子获得了1个电子而变成负离子。同时，邻近共价键上出现1个空穴。由于硼原子起着接受电子的作用，故称为受主原子，又称受主杂质。在本征半导体中每掺入1个硼原子就可以提供1个空穴，当掺入一定数量的硼原子时，就可以使半导体中空穴的数目远大于本征激发电子的数目，成为多数载流子，而电子则成为少数载流子。由于参与导电的主要是空穴，故这种半导体称为空穴型半导体，简称 P 型半导体。

集成电路的最底层是晶体管以及连接它们的导线。因此，芯片制造分为前道基板工序 FEOL（制作晶体管等部件）和后道布线工序 BEOL（将在 FEOL 制造的各部件与金属材料连接布线以形成电路）。其中，离子注入机与光刻机、刻蚀机和镀膜机并称半导体大规模集成电路生产的四大核心装备，主要负责半导体材料中 P/N 型物质的注入和掺杂。离子注入在 FEOL 工序的流程如下：1）在 P 型硅晶圆衬底上，生成一层氧化膜（氧化），然后利用掩膜版图形光刻；2）进行离子注入（进行 N 型离子掺杂），形成 N 阱，然后继续刻蚀出 P 阱；3）在表面生长一层二氧化硅膜，再利用分子束外延法生成一层多晶硅膜，随后进行光刻和湿法刻蚀，再同时进行 P 型和 N 型杂质的掺杂，形成 PN 阱；4）用化学气相沉积生成氮化物膜，继续刻蚀出沟道；5）利用物理气相沉积的方式，长出金属层，再利用光刻和湿法刻蚀形成沟道。整个过程多次重复利用：生长-光刻-刻蚀-掺杂-生长等工序。表3为半导体掺杂用离子注入设备的分类与应用对比。由于集成电路制程向 14 nm及以下继续缩小，源漏极的结深相应减小，为了实现浅层掺杂，低能大束流（高剂量/浅度掺杂）日渐成为主流。

▲ 表3 半导体用离子掺杂设备分类与应用

6.3 离子注入过程存在的问题

6.3.1 沟道效应当沿着晶体的某些低指数晶向（如<100>和<110>）观察时，可以看到一些由原子列包围成的直通道，好像管道一样，称为沟道（见图19）。当离子沿着沟道方向入射时，其射程会比在非晶靶中大得多，从而偏离高斯函数分布，使离子注入分布产生一个较长的拖尾，引起不可控的杂质分布。

▲ 图19  随机碰撞、沟道效应和晶向<110>

避免沟道效应的措施包括：

（1）对于质量较大的离子，使晶体的主轴方向偏离注入方向，即将硅晶片偏离主平面 7~10° 并从平边扭转 22°。

（2）在掺杂注入前，先用高剂量的 Si、Ge、F 或 Ar 离子注入来使硅表面预非晶化，或在硅表面生长一层薄 SiO2 层（20~25nm），使离子束的方向随机化，从不同角度进入硅晶片而不直接进入硅晶体沟道。

（3）将靶材加热到一定的温度。

6.3.2 阴影效应

为避免沟道效应，离子的入射方向与晶体表面不再垂直，而是与其法向方向呈一个较小的角度。因此，在掩膜结构的阻挡下，如图20（a）所示，在掺杂区与基材区之间存在一个阴影区。阴影区的解决办法是：在注入过程旋转圆片或注入后进行热扩散（见图20（b））。

▲ 图20  离子注入过程的阻止本领和沟道：（a）阴影效应示意图；（b）退火和扩散后的阴影区

6.3.3 充电效应

离子注入使得晶圆表面带正电，这会对后续正离子的注入产生排斥，引起离子束弯曲（见图21（左）），造成掺杂的不均匀分布和晶圆表面的弧形缺陷，甚至击穿栅氧化层，降低工艺的成品率，这就是充电效应。因此，离子注入过程需要通过电子中和系统（见图21（右）），即在离子束中注入电子来中和晶圆表面电荷，以消除和减弱充电效应。

▲ 图21 离子注入过程的充电效应与电子中和系统：（左）充电效应示意图；（右）电子中和系统示意图

6.3.4 注入损伤

高能入射离子与靶原子核发生碰撞时，部分靶原子离开初始晶格位置，并引发连续碰撞，引起大量靶原子偏离晶格位置，产生空位和间隙原子等晶格损伤，称为注入损伤。注入损伤与注入离子的剂量、能量、质量、靶材和靶温等有关。当许多损伤区连在一起时还会形成连续的非晶层，此时的注入剂量称为临界剂量。当注入剂量小于临界剂量时，损伤量随注入剂量的增大而增加，当注入剂量超过临界剂量时，损伤量不再增加而趋于饱和。

影响临界剂量的因素：

（1）注入离子的质量越大，则临界剂量越小；

（2）注入离子的能量越大，则临界剂量越小；

（3）注入温度越低，则临界剂量越小；

（4）注入速度（通常用注入离子的电流密度来衡量）越大，则临界剂量越小。

损伤区的分布与注入离子的能量、质量的关系：

（1）当入射离子的初始能量较小时，以核阻挡为主，损伤较多，但损伤区的分布较浅；

（2）当入射离子的初始能量较大时，先以电子阻挡为主，损伤较少。随着离子能量的降低，逐渐过渡到以核阻挡为主，损伤变得严重，这时损伤区的分布较深。

（3）当入射离子的质量相对于靶原子较轻时，入射离子能量较小，被散射角度较大，只能产生数量较少的位移靶原子，其运动轨迹呈“锯齿形”。产生的损伤密度较小，但损伤区范围较大。（4）当入射离子的质量相对于靶原子较重时，入射离子能量大，散射角度小，其运动轨迹较直，产生的损伤密度较大，容易形成非晶区，但损伤区范围较小。

注入损伤对掺杂半导体的危害在于：

（1）增加了散射中心，使载流子迁移率下降；

（2）增加了缺陷中心，使非平衡少数载流子寿命减少，PN 结漏电流增大；

（3）晶格损伤造成的破坏使注入离子很难处于替代位置，而更多地处在间隙位置，使得注入的杂质根本起不到作用。

6.3.5 热退火与快速热退火半导体材料中施主或受主杂质原子要能够提供载流子，就必须处于替代 Si 原子的位置上，这样才有多余的或者缺少的价电子，以产生载流子。然而注入到半导体中的受主或施主杂质大部分都停留在间隙位置，起不到提供载流子的作用，也不会改变半导体的电特性，实现不了掺杂的目的。为此，需要对掺杂半导体进行激活退火。

离子注入掺杂后的半导体材料经过适当温度的退火处理，可以实现：

（1）恢复晶格，减少和消除注入损伤，让硅晶格恢复其原有的完美晶体结构（见图22）。

（2）使移位原子与注入的杂质原子在高温下获得较高的迁移率而在晶体中移动，从而让注入杂质原子的全部或大部分从间隙位置进入替位位置而释放出载流子，改变半导体的电特性。（3）恢复载流子迁移率和少子寿命。因此，这个过程也被称为杂质原子的电激活。

根据温度和热处理时间的不同，掺杂半导体材料的退火工艺可分为：

（1）热退火。通常在Ar、N2 或真空条件下进行，退火温度取决于注入剂量及非晶层的消除。修复晶格时，退火温度约600 ℃，时间可长达数小时；对杂质进行激活时，退火温度在650~900 ℃，时间10~30分钟。热退火可以满足一般的要求，但也存在一些缺点：对注入损伤的消除和对杂质原子的电激活都不够完全；退火过程中会产生二次缺陷；热退火后虽然少子的迁移率可以得到恢复，但少子的寿命及扩散长度并不能恢复；较高温度的热退火会导致明显的杂质再分布，部分抵消了离子注入技术固有的优点。

（2）快速热退火（RTP）。采用辐射热源（高功率脉冲激光、脉冲电子束或扫描电子束等）将晶片快速加热到设定温度，进行短时间快速热处理（一般在 10-3~102 s）的方法。它的温度测控由高温计完成，控温在200~1300 ℃之间，升、降温速度为20~250 ℃/秒，还可以控制工艺气体，完成复杂的多阶段热处理工艺。因此，近年来，RTP 已逐渐成为微电子产品生产中必不可少的一项工艺，可用于快速热氧化（RTO）、离子注入后的退火、金属硅化物的形成和快速热化学薄膜淀积等。RTP 的主要优点是掺杂的再分布大大降低，这对制备浅结器件特别有利。

▲ 图22 离子注入掺杂半导体退火前后对比示意图：（a）退火前；（b）退火后